Canada Technology Innovation – ASIC, FPGA & Embedded Software !
Canada Technology Innovation – ASIC, FPGA & Embedded Software !

25GE/32GFC/CPRI-10 PCS/FEC层IP内核

EN
CN

完全集成的、应用于25Gbps以太网、光纤通道32GFEC和CPRI-10的PCS/FEC层内核符合IEEE 802.3by-2016标准、ANSI光纤通道成帧和信号(FC-FS-4/5),和通用公共无线电接口(CPRI)规范V7.0 (2015-10-09)。PMA接口支持1x25Gbps或单个25Gbps双向串行接口。

这IP内核支持25GE FEC层、32GFC和CPRI-10 FEC层功能。该配置可以通过软件寄存器进行动态切换。

MAC/PCS北向接口提供了一个66位PCS接口或66B OTN映射层。

南向接口执行发送和接收数据流(在PMA层)的映射到片上SERDES。这IP内核负责通道对齐和KR4 FEC管理。PCS支持25GBASE-CR或25GBASE-KR接口。

 

优势

  • 经验证的IP减少了开发时间和风险
  • 跟随标准的发展而优化升级
  • 支持25GBASE-KR和25GBASE-CR PMD接口
  • 支持CPRI-10 PMD接口
  • 支持32GFEC PMD接口
  • 支持下一代25G NRZ SerDes
  • 支持一个单通道SERDES接口
  • 现成的,已在FPGAs和ASIC SOC项目实施中得到验证的技术
  • 已经过了Spirent和Viavi测试设备的测试并得到了互操作性验证

  • 高性能服务器网络接口卡
  • 中型路由器

 

功能

  • 带有完全的警告和警报功能的、逻辑面积和功耗优化的KR4 FEC引擎
  • 集成64B/66B和256B/257B编码器,提高逻辑面积的应用率
  • 在MAC/RS和PCS/FEC层之间的自动速率调整【仅25GE模式】
  • 无缝连接
  • 用于测试和诊断的内置的环回和PRBS生成器/检测器
  • 完全兼容IEEE802.3 2015和IEEE802.3by-2016, ANSI光纤通道成帧和信号(FC-FS-4/5),和通用公共无线电接口(CPRI)V7.0 标准
  • 超低延迟,采用最小化固定的可变的延迟达到网络效率
  • 可在25GE和CPRI-10模式之间进行软件配置
  • 向上层MAC/1588时间戳逻辑提供动态延迟反馈,以提高时间戳的准确性【可选的】
  • 支持80位,40位,64位和32 位PMA接口

IP核功能

  • 64B/66B块同步和LF/RF/IDLE替换信号生成
  • 256/257B转码(减少FEC插入的开销)
  • X58加扰(可选旁路)
  • 删除闲置块(减少AM插入的开销)
  • 插入对齐标记(AM)。每个通道的AM唯一标记部分是可以通过S/W配置的。【仅25GE模式】
  • KR4(RS528,514)前向纠错(FEC)奇偶校验计算和符号分配的插入
  • 生成测试模式(乱码)
  • PN-5280乱码【仅CPRI-10模式】
  • TX PCS和MAC RMON数据统计【仅25GE模式】
  • 第45条款MDIO寄存器设置
  • 检测错误核中断报告
  • 对齐锁定和删除【仅25GE模式】
  • 同步和测试模块【仅CPRI-10模式】
  • KR4(RS528,514)FEC解码和纠错
  • X58解扰(可选旁路)
  • 256/257B反向转码
  • RX PCS和MAC RMON数据统计【仅25GE模式】
  • 测试模式的监控
  • 支持第45条款 MDIO寄存器设置
  • 检测错误和中断报告
  • 性能监控和数据统计
    • PCS状态—联接/闭合
    • 高误码率(hi-BER)
    • BER计数器
    • 测试模式误差计数器
    • AM状态(锁定和对齐/未锁定和未对齐)
    • FEC校正码字计数(启用FEC时)
    • FEC未校正码字计数(启用FEC时)
    • FEC符号错误计数器(启用FEC时)
    • FEC性能下降的SER计数(启用FEC时)

高速通信核

所有Precise-ITC IP核已在Intel/Altera和Xilinx FPGA硬件上进行了测试。Precise-ITC与Spirent和Viavi等领先的测试设备供应商合作,已证实了我们IP核的互操作性。与此同时,在运用了最先进的技术节点, SOC核在与我们的ASIC/FPGA合作伙伴中已经实施和应用。

Precise-ITC核旨在提高效率。有效地实现了内置数据缓冲区,以减少通过数据路径的总体延迟。严格控制可变延迟(或抖动),以确保1588v2时间戳的精确性。 Precise-ITC可以提供仿真模型和可路由的RTL码以及详细的接口文档。如需更多信息,请联系Precise-ITC。