Ethernet Controller IP Division of Alphawave IP
Ethernet Controller IP Division of Alphawave IP

50G以太网PCS/MAC/FEC

EN
CN

Precise-ITC IP核符合IEEE802.3cd-2018标准和以太网技术联盟50GE标准并且完全集成了应用于50Gbps以太网的物理编码子层(PCS)和媒介存取控制(MAC) 。PMA接口支持2x 25Gbps或单个50Gbps双向串行接口。PCS子层包括编码,转码,加扰,FEC层和符号分配。

MAC北向接口提供了一个可配置的nx64位系统接口。南向接口执行发送和接收数据流(在PMA层)的映射到片上SERDES。这IP内核执行信道对齐和KP4 FEC管理的功能。PCS支持一个50GBASE-CR或50GBASE-KR的接口。

优势

  • 经验证的IP减少了开发时间和风险
  • 跟随标准的发展而优化升级
  • 支持50GBASE-KR2/1和 50GBASE-CR2/1 PMD接口
  • 支持KR4 FEC (RS528,514) 和 KP4 FEC (RS544,514) 
  • 支持25G NRZ SerDes 和56G PAM4 SerDes
  • 支持双通道或单通道SERDES接口
  • 现成的,我们的技术已在Altera和Xilinx FPGAs和ASIC SOC项目实施中得到验证
  • 已经过了Spirent和Viavi测试设备的测试并得到了互操作性验证

应用

  • 高性能服务器网络接口卡
  • 中型路由器

功能

  • 带有完全的警告和警报功能的、逻辑面积和功耗优化的KR4和KP4 FEC引擎
  • 集成64B/66B和256B/257B编码器,提高逻辑面积的应用率
  • 用于测试和诊断的内置环回和PRBS生成器/检测器
  • 完全兼容IEEE802.3cd-2018和以太网技术联盟50G 标准
  • 超低延迟,以最小化固定和可变延迟达到网络效率
  • 支持1588v2时间戳和完整的错误处理
  • 支持802.3br Interspersing Express Traffic(IET)和802.1Qbb优先级流量控制(PFC)

高速通信核

所有Precise-ITC IP核已在Intel/Altera和Xilinx FPGA硬件上进行了测试。Precise-ITC与Spirent和Viavi等领先的测试设备供应商合作,已证实了我们IP核的互操作性。与此同时,在运用了最先进的技术节点, SOC核在与我们的ASIC/FPGA合作伙伴中已经实施和应用 。

Precise-ITC核旨在提高效率。有效地实现了内置数据缓冲区,以减少通过数据路径的总体延迟。严格控制可变延迟(或jitter),以确保1588v2时间戳的精确性。 Precise-ITC可以提供仿真模型和可路由的RTL码以及详细的接口文档。如需更多信息,请联系Precise-ITC。