MCMR 400G (E-pak 400G/200G IP)

EN/

多通道多速率400G以太网包——E-pak 400G IP内核

Precise-ITC的E-pak SOC内核是一种多速率的以太网聚合器,它支持10GE,25GE,40GE,50GE,100GE和200GE的支路组合,聚合到最大200GE(E-pak200G),或400GE (E-pak400).

超低延迟:400G MAC+PCS+FEC (往返) < 74 ns.

E-pak内核提供FlexE2.1/ 2.0/1.1/1.0功能并实现多通道、多速率的以太网PCS和MAC。这种多功能设备允许用户添加或删除子通道(例如10GE)或合并通道(例如4*25G=100GE)。这些动态更改不会对现有通道的通讯造成影响。

多通道MAC的北向接口提供了一个可配置的系统接口。多通道MAC管理各个MAC与分配的I/O或I/O组之间的映射。

南向接口是映射(在PMA层)到片上的SERDES。E-pak内核起到信道校准和FEC作用(如果适用)。

优势

  • 将各种速率的以太网流组合到MAC的单个多通道接口上
  • E-pak200允许在任意端口或端口组上支持10GE,25GE,40GE,50GE,100GE和200GE的上限带宽为200Gbps的任意组合的访问连接
  • E-pak400允许在任意端口或端口组上支持10GE,25GE,40GE,50GE,100GE,200GE和400GE的上限带宽为400Gbps的任意组合的访问连接
  • 在不会影响现有流量的情况下动态更改任何端口上的速率
  • 现成的,我们的技术已在Altera和Xilinx FPGAs和ASIC SOC项目实施中得到验证
  • 已经过了Spirent、EXFO和Viavi测试设备的测试并得到互操作性验证

可支持的以太网协议和速率

功能

  • 灵活的FlexE 2.1/2.0 / 1.1 / 1.0内核对来自多通道MAC中的不同通道转换到单个接口时执行映射和速率调整
  • 支持任何以太网以至到设备最快速率(200G或400G)的任意组合(表1)
  • 对远端透明(Transparent to the far-end)
  • 完全兼容IEEE 802.3 2015和IEEE 802.3草案标准
  • 超低延迟,以最小化固定的和可变的延迟以达到网络效率
  • 支持1588v2时间戳和完整的错误处理
  • 支持802.3br Interspersing Express Traffic(IET)和802.1Qbb优先级流量控制(PFC)
  • 逻辑和功耗高效的FEC引擎

应用

  • 用于数据中心的高密度路由器
  • 接入交换机

400G/200G/100G/50G/40G/25G/10G BASE-R PCS 内核功能

PCS TX 核

  • 256/257B转码(减少FEC插入的开销)(不适用于10GE)
  • X58加扰(可选bypass)(不适用于10GE)
  • 输入MII信号的64B/66B编码
  • 删除Idle块(减少AM插入的开销)
  • 插入对齐标记(AM)。每个通道的AM唯一标记部分是可以通过S/W配置的。
  • 生成测试模式(test pattern)(乱码)
  • 支持第45条款 MDIO寄存器设置
  • 检测错误和中断报告

400GBASE-KP4/200GBASE-KP4的具体功能

  • KP4(RS544,514)前向纠错(FEC)的奇偶校验计算和符号分配的插入(2x交错)

100GBASE-KP4/KR2/CR2 和50GBASE-KR的具体功能

  • KP4(RS544,514)前向纠错(FEC)奇偶校验计算和符号分配

100GBASE-KR4/CR4 和25GBASE-KR的具体功能

  • KR4(RS528,514)前向纠错(FEC)的奇偶校验计算和符号分配的插入

PCS RX 核

  • 64B/66B解码到MII信号
  • 256/257B反向转码(不适用于10GE)
  • X58解扰(可选bypass)(不适用于10GE)
  • 对齐标记(AM)删除(如适用)
  • 每个通道的对齐标记上(AM)的唯一标记部分是可以通过S/W配置的(如适用)
  • 测试模式(test pattern)的监控
  • 第45条款 MDIO寄存器设置
  • 检测错误和中断报告
  • 从TX MII环回到RX MII
  • 性能监控和数据统计
    • 每个通道的动态偏离测量
    • PCS状态-联接/关闭
    • 高误码率(hi-BER)
    • BER计数器
    • 测试模式(test pattern)误差计数器
    • 多通道AM状态(锁定和对齐/未锁定和对齐)
    • FEC校正码字计数(启用FEC时)
    • FEC校正的1和0的数量
    • FEC未校正码字计数(启用FEC时)
    • FEC符号错误计数器(启用FEC时)
    • FEC Hi-SER, Remote SER, degrade SER测试(启用FEC时)

400GBASE-KP4/200GBASE-KP4具体功能

  • 最多达到16个通道(400GE)或8个通道(每200GE)的对齐锁定和通道偏移
  • 自动对通道进行重新排序
  • KP4(RS544,514)FEC解码和纠错(2x交错)

100GBASE-KP4/KR2/CR2 和50GBASE-KR具体功能

  • 最多达到4个通道(每100GE)的对齐锁定和通道偏移
  • KP4(RS544,514)FEC解码和纠错

100GBASE-KR4/CR4 和25GBASE-KR具体功能

  • 最多达到4个通道(每100GE)的对齐锁定和通道偏移
  • KR4(RS528,514)FEC解码和纠错

400G/200G/100G/50G/40G/25G/10G MAC核功能(每通道)

  • TX FCS 的插入
  • 生成TX MAC控制帧(TX MAC control frame)
    • MAC通过客户端或软件生成单播/多播暂停帧(Unicast/Multicast PAUSE frame)
    • 软件可配置的暂停量程(PAUSE quanta)
  • TX性能监测和数据统计(计数器是36位,以容纳1秒的速率统计计数)
    • 字节数(Byte count)
    • 帧数(Frame count)
    • 暂停帧数(PAUSE frame count)
    • 多播帧数(Multicast frame count)
    • 单播帧数(Unicast frame count)
    • 较小帧数(Undersize frame count)
    • 超大帧数(Oversize frame count)
    • 帧数统计以下大小的帧数:
      • 64
      • 65-127
      • 128-255
      • 256-511
      • 512-1023
      • 1024-1518
      • 1519-1522
      • 1523-1548
      • 1549-2047
      • 2048-4095
      • 4096-8191
      • 8192-9215
      • >9215
    • 检查和删除RX FCS
    • RX暂停帧的处理
  • RX性能监控和数据统计(计数器是36位,以容纳1秒的统计计数)
    • 错误的FCS(帧校验序列)
    • 错误的Preamble(帧头)
    • 字节数(Byte count)
    • 帧数(Frame count)
    • 暂停帧数(PAUSE frame count)
    • 多播帧数(Multicast frame count)
    • 单播帧数(Unicast frame count)
    • 错误的FCS帧数(Bad FCS frame count)
    • 错误帧数(Bad frame count)
    • 未对齐帧数(Bad aligned frame count)
    • 较小帧数(Undersize frame count)
    • 超大帧数(Oversize frame count)
    • 帧数统计以下大小的帧数:
      • 64字节
      • 65-127
      • 128-255
      • 256-511
      • 512-1023
      • 1024-1518
      • 1519-1522
      • 1523-1548
      • 1549-2047
      • 2048-4095
      • 4096-8191
      • 8192-9215
      • >9215

其他附加功能

  • 1588v2,OAM,OWAMP,TWAMP一步和两步时间戳
  • OTN/FlexO访问端口
  • 802.1Qbb优先级流控制(PFC),多达8个优先级

高速通信核

所有Precise-ITC IP核已在Intel/Altera和Xilinx FPGA硬件上进行了测试。Precise-ITC与Spirent和Viavi等领先的测试设备供应商合作,已证实了我们IP核的互操作性。与此同时,在运用了最先进的技术节点, SOC核在与我们的ASIC/FPGA合作伙伴中已经实施和应用 。

Precise-ITC核旨在提高效率。有效地实现了内置数据缓冲区,以减少通过数据路径的总体延迟。严格控制可变延迟(或jitter),以确保1588v2时间戳的精确性。 Precise-ITC可以提供仿真模型和可路由的RTL码以及详细的接口文档。如需更多信息,请联系Precise-ITC。