Canada Technology Innovation – ASIC, FPGA & Embedded Software !
Canada Technology Innovation – ASIC, FPGA & Embedded Software !

可扩展的9σ AWGN生成器

EN/

AWGN生成器

SP1100-SP4000是全数字AWGN IP核,可扩展到400Gb/s。它生成白Gaussian噪音,可用于执行达到极低BER水平(~10-15)的BER测试。SP1100结合使用Box-Muller算法和中心极限定理(The Central Limit Theorem)。Box-Muller算法通过均匀分布的两个独立随机变量的变换生成一个正态随机变量。多个平行Box-Muller设计的输出被平均得到一个高达9σ Gaussian的概率密度函数(PDF) 。

AWGN生成器被广泛地应用于BER测试。当达到低误码率(BER)时,基于软件的AWGN生成器可能需要进行几天或几周的BER曲线计算。同时, 软件生成的噪声样本传输到硬件IP核的效率极低, 这个传输过程可能成为一个性能瓶颈。

基于硬件的AWGN噪声生成器将BER计算的速度提高了几个数量级。在仿真中,可以将它连接到设计的IP核中进行BERT曲线计算。此外,基于硬件的AWGN噪声生成器可以在FPGA中与设计的IP进行合成。

 

功能

  • 可从10Gb/s扩展至400Gb/s@300MHz
  • 概率密度函数(PDF)偏差在 10-4的级别,σ可以达到59
  • 基于Box-Muller的算法
  • 生成噪声序列的周期为 ~ 288 = 1025个样本
  • SNR输入选择是从0 dB到15.9 dB的16位覆盖
  • 噪声被量子化为16位,包含5位整数和11位分数
  • IP核在重置时恢复初始状态
  • 当启动引脚置失效时, IP核可以保持并暂停,然后继续执行该序列
  • 支持FPGA和ASIC项目实施

 

结果:生成的直方图显示覆盖预期Gaussian分布(对数标尺已使用)

 

1 AWGN噪声分布曲线图

2 AWGN核设计框架图

 

利用率

右表显示了SPN1100核(10Gb/s)资源利用率。该IP核已被合成到 Altera StratixV FPGA上,最高工作频率可达250MHz。

更高的数据速率版本,例如SP4000, 在典型的16nm ASIC可以达到400G/s 的数据传输速率。

典型应用

  • FEC性能
  • 比特误码率测试(BER Testing)

设计案例

下图显示了在软件决策FEC上运行BER测试的设置。它由一个数据生成器组成,该数据生成器将二进制数据生成到编码器中,然后将编码器输出的数据传递给SPN1100并被添加到AWGN中。SPN100的输入数据源可以在编码器或全0模式间选择来用作调试。然后将解码器输出的数据传递到一个检测器中, 检测器中的计算错误将通过IScope软件进一步处理并得到结果。

3 使用AWGNIScope FPGA验证平台对SD-FEC进行BER测试设置

4 使用IScopeAWGN进行SD-FEC性能验证的BER测试图